انجمن گفتگوی فراد اندیش

Admin
Estimable Member
عضو شده: 3 اسفند، 1393 7:50 ب.ظ
آخرین مشاهده: 11 بهمن، 1401 11:49 ب.ظ
موضوعات: 0 / پاسخ‌: 106
پاسخ
پاسخ: خطا در برنامه

سلام، در نرم‌افزار ISE تعیین استاندارد IO اختیاری است و در صورت عدم مشخص کردن استاندارد هشدار داده می شود. در صورتی که استاندارد خاصی مورد نظر شما ب...

1 سال قبل
تالار گفتمان
پاسخ
پاسخ: استفاده از integer به عنوان شمارنده جنریک

سلام، استفاده نکردن از نوع integer برای پیاده‌سازی، توصیه شرکت زایلینکس است و دلیل آن هم ایجاد ابهام برای نرم‌افزار هنگام استفاده از این نوع است. در...

1 سال قبل
پاسخ
پاسخ: مشکل کابل در Impact و chipscope

سلام، دراویور موجود در مستندات برد بارها استفاده شده است. احتمال دارد مشکلی در سیستم عامل شما وجود داشته باشد. موفق باشید.

1 سال قبل
تالار گفتمان
پاسخ
پاسخ: نحوه پیاده سازی تبدیل ویولت و فیلتر بانک ها

سلام، اگر حجم الگوریتم به حدی باشد که بتوان به کمک منابع سخت‌افزاری موجود در FPGAی روی برد فراد ۱ آن را پیاده‌سازی کرد، می‌توانید این کار را انجام د...

1 سال قبل
پاسخ
پاسخ: مشکل کابل در Impact و chipscope

سلام، لطفا دراویر پروگرامر را مجددا نصب کنید. موفق باشید.

1 سال قبل
تالار گفتمان
پاسخ
پاسخ: فایل تست بنچ

سلام، پاسخ سوالات تان را می توانید در آموزش زیر به دست بیاورید: موفق باشید.

2 سال قبل
پاسخ
پاسخ: استفاده ازi/o

سلام، ممنون از شما. یادگیری این دوره، منوط به داشتن برد نیست. عمده مطالب دوره بدون برد و از طریق نرم‌افزار قابل تمرین و یادگیری است. در حال حاضر ب...

2 سال قبل
پاسخ
پاسخ: ایجاد instantiation به زبان وریلاگ

سلام، در قسمت تنظیمات پروژه و در قسمت Preferred Language گزینه VHDL را به جای وزیلاگ انتخاب کنید تا این مشکل برطرف شود. موفق باشید.

2 سال قبل
پاسخ
پاسخ: کلاک قابل اعمال

سلام، برای کلاک باید مقدار Minimum period را در نظر بگیرید. موفق باشید

2 سال قبل
پاسخ
پاسخ: پردازش موازی

سلام، من مثالی در این زمینه ندارم اما با جستجوی عبارت زیر می‌توانید مثال‌هایی در این زمینه را ببینید: parallel implementation of digital f...

2 سال قبل
پاسخ
پاسخ: vhdl

سلام، اولا توجه داشته باشید که ما در زبان VHDL چیزی به اسم "دستورات" نداریم و در نتیجه کلمه "اجرا" هم در اینجا معنی نمی‌دهد چون نه دستوری وجود د...

2 سال قبل
پاسخ
پاسخ: دقت نمایش اعداد در FPGA

سلام، پاسخ سوال شما یک بحث مفصل و طولانی است. اما اطلاعات اولیه در مورد آن را می‌توانید در ویدئوی زیر به دست بیاورید: نحوه پیاده‌سازی محاس...

2 سال قبل
پاسخ
پاسخ: پردازش سیگنال

سلام، اگر پروژه شما یک سیستم کامل باشد، قاعدتا به طور طبیعی یک منبع تولید دیتا در آن وجود دارد. مثلا ممکن است در سیستم شما یک ADC وجود داشته باشد که...

2 سال قبل
پاسخ
پاسخ: مشکل در Clock Wizard در ISE

سلام، شما در هنگام ساخت پروژه، در بخش preferred language گزینه Verilog را انتخاب کردید. در صورت تغییر این گزینه به VHDL مشکل برطرف می‌شود. موفق با...

2 سال قبل
تالار گفتمان
صفحه 1 / 8
>