انجمن گفتگوی فراد اندیش

به اشتراک بگذارید:

آگاه‌سازی‌ها

پاک‌کردن همه

پردازش سیگنال دیجیتال با FPGA

موضوعات مربوط به پیاده‌سازی الگوریتم‌های پردازشی با FPGA

صفحه 1 / 4 بعدی

عنوان موضوع

نمایش‌

ارسال‌

شرکت کنندگان

فیلتر طراحی شده IIR با ورودی Step خوب جواب میدهد ولی با تغییر به ورودی DSS Sin خروجی xxxx ظاهر می شود.

امیر محمدی, 3 ماه قبل

128

2

پردازش موازی

zahra, 4 سال قبل

1130

5

یادگیری عمیق،پردازش صوت و پردازش سیگنال حیاتی

MOHAMMAD YOUSEFI, 2 سال قبل

1052

1

بدون پاسخ

تایمر با رزولوشن 1nS

حسین قلی زاده کیسمی, 3 سال قبل

779

1

بدون پاسخ

فایل تست بنچ

Ali, 3 سال قبل

1222

2

Behnam, 4 سال قبل

835

1

بدون پاسخ

پردازش سیگنال

مصطفی, 4 سال قبل

1203

2

پردازش تصویر با برد فراد۱

aliabm, 5 سال قبل

1329

3

اندازه گیری اختلاف فاز بین دو سیگنال

reza_73, 5 سال قبل

1886

5

فیلترFIR .IIR

rbm, 7 سال قبل

1347

7

صفحه 1 / 4 بعدی

به اشتراک بگذارید:

آیکون‌های تالارگفتمان: تالارگفتمان حاوی هیچ ارسال خوانده نشده‌ای نیست تالار حاوی ارسال‌های خوانده نشده

آیکن های موضوع: پاسخ داده نشده پاسخ داده شده فعال داغ مهم تایید نشده حل شده خصوصی بسته شده