انجمن گفتگوی فراد اندیش

hierarchy --> right click --> new source --> VHDL Test Bench..... اینم کد تست بنچ: LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- Uncommen...

و کد یکی از مازول ها: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity Example_01_Full_Adder is Port ( A : in STD_LOGIC; B : ...

این کد top module: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity Example_02_FA_4bit is Port ( A : in STD_LOGIC_VECTOR (3 downto 0);...

با سلام. من طبق ویدیوهای اموزشی، یک full adder رو میخوام شبیه سازی کنم توی نرم افزار ISim. در مرحله simulate behavioral model با این خطا برخورد می کن...