اعلانها
پاک کردن همه
پردازش سیگنال دیجیتال با FPGA
1
نوشتهها
1
کاربران
0
واکنشها
1,279
بازدیدها
شروعکننده موضوع
سلام من میخوام کد VHDLبرای فیلتر FIR با 20 تاخیر بنویسم لطفا راهنمایی کنید چیکار باید بکنم .ممنون
ارسالشده : 15 تیر، 1397 11:58 ق.ظ