برچسب: VHDL
| # | عنوان مطلب | تاریخ | کاربر |
| آموزش | 9 ماه قبل | علی محرابیان | |
| یک تمرین خوب برای زبان VHDL | 3 سال قبل | علی محرابیان | |
| کنترل دیتا ریت ADC | 4 سال قبل | فاطمه سادات میرعباسی | |
| ایجاد instantiation به زبان وریلاگ | 4 سال قبل | فاطمه سادات میرعباسی | |
| # | عنوان مطلب | تاریخ | کاربر |
| آموزش | 9 ماه قبل | علی محرابیان | |
| یک تمرین خوب برای زبان VHDL | 3 سال قبل | علی محرابیان | |
| کنترل دیتا ریت ADC | 4 سال قبل | فاطمه سادات میرعباسی | |
| ایجاد instantiation به زبان وریلاگ | 4 سال قبل | فاطمه سادات میرعباسی | |