برچسب: VHDL
# | عنوان مطلب | تاریخ | کاربر |
یک تمرین خوب برای زبان VHDL | 2 سال قبل | علی محرابیان | |
کنترل دیتا ریت ADC | 3 سال قبل | فاطمه سادات میرعباسی | |
ایجاد instantiation به زبان وریلاگ | 3 سال قبل | فاطمه سادات میرعباسی | |
# | عنوان مطلب | تاریخ | کاربر |
یک تمرین خوب برای زبان VHDL | 2 سال قبل | علی محرابیان | |
کنترل دیتا ریت ADC | 3 سال قبل | فاطمه سادات میرعباسی | |
ایجاد instantiation به زبان وریلاگ | 3 سال قبل | فاطمه سادات میرعباسی | |