برچسب: VHDL
| # | عنوان مطلب | تاریخ | کاربر |
| آموزش | 1 سال قبل | علی محرابیان | |
| یک تمرین خوب برای زبان VHDL | 4 سال قبل | علی محرابیان | |
| کنترل دیتا ریت ADC | 5 سال قبل | فاطمه سادات میرعباسی | |
| ایجاد instantiation به زبان وریلاگ | 5 سال قبل | فاطمه سادات میرعباسی | |
| # | عنوان مطلب | تاریخ | کاربر |
| آموزش | 1 سال قبل | علی محرابیان | |
| یک تمرین خوب برای زبان VHDL | 4 سال قبل | علی محرابیان | |
| کنترل دیتا ریت ADC | 5 سال قبل | فاطمه سادات میرعباسی | |
| ایجاد instantiation به زبان وریلاگ | 5 سال قبل | فاطمه سادات میرعباسی | |