پردازش سیگنال با System Generator

پیاده‌سازی الگوریتم‌های پردازش سیگنال با System Generator

شما یک مدل پردازش سیگنال را در محیط نرم‌افزار MATLAB ایجاد می‌کنید…

سپس آن را شبیه‌سازی و عملکرد آن را بررسی می‌کنید…

عملکرد مدل مطابق با انتظار شما بود؟

حالا فقط با فشردن چند دکمه، آن را تبدیل به یک ماجول قابل پیاده‌سازی در FPGA می‌کنید!

بدون کدنویسی!

به نظر جالب می‌آید…

اما این تمام ماجرا نیست…

در این برنامه ویدئویی، به طور کامل در مورد ابزار System Generator و قابلیت‌های آن به کمک یک مثال عملی توضیح خواهم داد.

در این برنامه، به شما نشان خواهم داد تا چه حد می‌توانید به این ابزار اتکا کنید و زمان مناسب برای استفاده از آن چه موقع است.

موضوعی که در این برنامه مطرح می‌شود، یکی از مواردی است که در جلسه پنجم از دوره پردازش سیگنال با FPGA آموزش داده می‌شود.

اما بحث پردازش سیگنال با System Generator چیزی در حدود یک ساعت از ۲۵ ساعت زمان این دوره را به خود اختصاص می‌دهد! دلیل این موضوع آن است که شما برای پیاده‌سازی الگوریتم‌های پردازش سیگنال روی FPGA نمی‌توانید فقط به System Generator اتکا کنید.

شما برای این کار نیاز به یک درک و بینش عمیق در مورد روش‌ها و تکنیک‌های پیاده‌سازی الگوریتم‌های پردازش سیگنال با FPGA دارید و این در حقیقت عمده زمان دوره پردازش سیگنال با FPGA را به خود اختصاص می‌دهد.

ابزار System Generator به شما کمک می‌کند یک مدل پردازشی را در نرم‌افزار متلب ایجاد بکنید، آن را شبیه‌سازی کنید و سپس تبدیل به یک ماجول قابل پیاده‌سازی در FPGA کنید. این ماجول مشابه یک IP Core قابل استفاده در پروژه شما خواهد بود.

برای آشنایی با نحوه استفاده از IPها در نرم‌افزار ISE این برنامه ویدئویی را ببینید…

در این برنامه، یک مثال ساده برای پیاده‌سازی به کمک System Generator مطرح خواهم کرد و بعد از instant کردن ماجول حاصل از مدل System Generator، آن را شبیه‌سازی می‌کنم تا نتیجه نهایی پیاده‌سازی را بررسی و تست کنیم.

برای آشنایی با نحوه شبیه‌سازی به کمک نرم‌افزار ISim این برنامه ویدئویی را ببینید…

این یک برنامه آموزشی طولانی و نسبتا کامل است و پیشنهاد می‌کنم حتما آن را ببینید و در مواقع مناسب از آنچه در این برنامه می‌آموزید در پروژه‌های خودتان استفاده کنید.

 

لینک دانلود (زمان: ۳۰ دقیقه — ۷۱ مگابایت)

 

آیا برنامه ویدئویی پیاده‌سازی الگوریتم‌های پردازش سیگنال با System Generator برای شما مفید بود؟

لطفا نظرتان را در مورد این برنامه در پایین همین پست با دیگران به اشتراک بگذارید. همچنین با فشردن هر کدام از دکمه‌های زیر و اشتراک‌گذاری این مطلب در شبکه‌های اجتماعی می‌توانید افراد بیشتری را در یادگیری این مطالب سهیم کنید.

کانال آموزش FPGA از صفر

  • حسین گفت:

    سلام استاد،
    اگه امکان داره توضیح بدید که چرا در کد کامپنت شده که به وسیله sysgen تولید میشه یک ورودی کلاک داخل کد برنامه ایجاد میشه. اما اگه قرار باشه دقیقا همون برنامه که در sysgen نوشتیم رو بصورت کد vhdl داخل نرم افزار ISE بنویسیم نیازی به ورودی کلاک نیست؟؟؟
    متشکرم

    • احمد ثقفی گفت:

      سلام،

      اگر همان ماجول را مستقیم به صورت VHDL پیاده‌سازی می‌کردید هم نیاز به کلاک بود. در این مثال، یک شمارنده را پیاده‌سازی کردیم و شمارنده، یک ماجول ترتیبی سنکرون است که نیاز به کلاک دارد.

      موفق باشید.

  • fpga follower گفت:

    سلام ….من می خواستم یه سوال درباره قابلیت sysgen بپرسم هرچند به این جلسه مربوط نیست…به هر حال من عذر می خوام بابتش.
    من مثال خودتون که درباره کانتر بود و در اون پست مربوط به sysgen که گذاشته بودین که در اون باید فایل vhdl و فایل .sgp رو اضافه میکردیم به کار بردم و موقع instantiation temple با مشکل مواجه شدم …در واقع عمل instant رو انجام نمیده و ودر صفحه ادیتور ise کد componentو instant نمیاد …یه پیامی میاد که انگار جلوی اینکار میگیره ..تو پیام نوشته که باید به فایل با پسوند .tfi مراجعه کنید تا instant انجام بشه …در حالی که این پسوند از داخل ise اصلا باز نمیشه ؟

    • احمد ثقفی گفت:

      سلام،

      ما با این خطا تا به حال برخورد نکرده‌ایم. اگر تمام مراحل را به طور دقیق پیش بروید قاعدتا نباید با این مشکل برخورد کنید. پیشنهاد می‌کنم مجددا و با دقت این کار را تکرار کنید.

      در عین حال می‌توانید پیام خطا را اینجا کپی کنید. شاید راه‌حلی از متن آن مشخص شود.

      موفق باشید.