زبان توصیف سخت‌افزاری VHDL - انجمن گفتگوی فراد اندیش https://faradandish.com/community/vhdl/ پرسش و پاسخ در زمینه طراحی دیجیتال با FPGA fa-IR Sun, 03 May 2026 15:15:53 +0000 wpForo 60 آموزش https://faradandish.com/community/vhdl/%d8%a2%d9%85%d9%88%d8%b2%d8%b4/ Mon, 03 Mar 2025 08:12:04 +0000 https://people-ece.vse.gmu.edu/coursewebpages/ECE/ECE545/F19/

سایت بالا چند سند خوب در رابطه با زبان توصیف سخت افزار دارد، امیدوارم براتون مفید واقع بشود.

]]> زبان توصیف سخت‌افزاری VHDL علی محرابیان https://faradandish.com/community/vhdl/%d8%a2%d9%85%d9%88%d8%b2%d8%b4/ مشکل اتصال برد ZYBO در ارتباط UART https://faradandish.com/community/vhdl/%d9%85%d8%b4%da%a9%d9%84-%d8%a7%d8%aa%d8%b5%d8%a7%d9%84-%d8%a8%d8%b1%d8%af-zybo-%d8%af%d8%b1-%d8%a7%d8%b1%d8%aa%d8%a8%d8%a7%d8%b7-uart/ Sun, 05 Nov 2023 11:17:44 +0000 درود خدمت شما مهندسین گرامی


در پروژه ی پروتکل RS-232 وقتی به تست عملی پروژه میرسم در تولید bit stream به مشکل میخورم

در ویدئو ضبط شده در جلسه ی دوم از برد Arty S7 استفاده شده که در دیتاشیت برد درباره ی نحوه ی اتصال UART کاملا توضیح داده شده که باید به پین های V12 و R12 متصل بشه
اما بردی که من استفاده میکنم برد ZYBO هست و با توجه به این که در این برد هم نحوه ی اتصال به پین ها توضیح داده شده ، اما پین ها با نام های MIO48 و MIO49 بیان شده
و حتی در فایل XDC همراه با برد از پین های ارتباط UART خبری نیست
کاری که کردم این بوده که با استفاده از IO PLANING
و پیدا کردن MIO48 و 49 تونستم متوجه بشم که این پین ها C12 و B12 هستند در تراشه ZYNQ

و فایل XDC را خودم برای این پین ها طراحی کردم
اما در تولید فایل Bitstram خطا دریافت میکنم 

خطایی مبنی بر این که IO STANDARD  به صورت دیفالت  تنظیم شده و باید به صورت دستی تنظیم بشه وگرنه ممکنه سیستم دچار آسیب الکتریکی بشه

و خطایی مبنی بر این که هیچ محدودیت مکانی خاصی ( LOC) به کاربر اختصاص داده نشده

ولی حتی نمیتونم به صورت دستی استانداردهارو تغییر بدم و این پنجره قفل شده

آیا من باید از یک RX و TX مجازی در پورت های PMOD استفاده کنم ؟؟؟

من واقعا نمیدونم که مشکل از کجاست
لطفا راهنمایی کنید  !!!

]]> زبان توصیف سخت‌افزاری VHDL مرتضی بوذری https://faradandish.com/community/vhdl/%d9%85%d8%b4%da%a9%d9%84-%d8%a7%d8%aa%d8%b5%d8%a7%d9%84-%d8%a8%d8%b1%d8%af-zybo-%d8%af%d8%b1-%d8%a7%d8%b1%d8%aa%d8%a8%d8%a7%d8%b7-uart/ ذخیره داده ها در BRAM و فراخوانی آنها https://faradandish.com/community/vhdl/%d8%b0%d8%ae%db%8c%d8%b1%d9%87-%d8%af%d8%a7%d8%af%d9%87-%d9%87%d8%a7-%d8%af%d8%b1-bram-%d9%88-%d9%81%d8%b1%d8%a7%d8%ae%d9%88%d8%a7%d9%86%db%8c-%d8%a2%d9%86%d9%87%d8%a7/ Mon, 17 Jul 2023 10:51:49 +0000 سلام و وقت بخیر.
در حین انجام عملیاتی در هر نیم کلاکی، از 15 سیگنال، 15 بیت تولید می شود که پس از 8 نیم کلاک می بایست 15 داده هشت بیتی داشته باشیم و پس از 500 تا 8 نیم کلاک می بایست 500 تا داده نمونه 15 تایی هشت بیتی خواهیم داشت.

اگر سخت گفتم، یعنی 15 پین ورودی دارم که پس از هشت نیم کلا هر کدوم یه بایت داده داره که باید ذخیره بشه. چگونه باید ذخیره بشن؟

باید هشت بیتی ذخیره بشن.

]]> زبان توصیف سخت‌افزاری VHDL غزاله https://faradandish.com/community/vhdl/%d8%b0%d8%ae%db%8c%d8%b1%d9%87-%d8%af%d8%a7%d8%af%d9%87-%d9%87%d8%a7-%d8%af%d8%b1-bram-%d9%88-%d9%81%d8%b1%d8%a7%d8%ae%d9%88%d8%a7%d9%86%db%8c-%d8%a2%d9%86%d9%87%d8%a7/ پروگرم کردن spartan3 https://faradandish.com/community/vhdl/%d9%be%d8%b1%d9%88%da%af%d8%b1%d9%85-%da%a9%d8%b1%d8%af%d9%86-spartan3/ Wed, 31 May 2023 09:48:20 +0000 سلام
وقت بخیر. کسی spartan3 -AN پروگرم کرده؟ تو محیط نرم افزار impact وقتی کابل jtag رو وصل میکنم خطا میده که chain رو نمیشناسم. جهت tdo و tdi کابل jtag و سطوح ولتاژ رو هم چک کردم درست بود . کسی میدونه مشکل چیه؟

]]> زبان توصیف سخت‌افزاری VHDL ابراهیم رمانی https://faradandish.com/community/vhdl/%d9%be%d8%b1%d9%88%da%af%d8%b1%d9%85-%da%a9%d8%b1%d8%af%d9%86-spartan3/ یک تمرین خوب برای زبان VHDL https://faradandish.com/community/vhdl/%db%8c%da%a9-%d8%aa%d9%85%d8%b1%db%8c%d9%86-%d8%ae%d9%88%d8%a8-%d8%a8%d8%b1%d8%a7%db%8c-%d8%b2%d8%a8%d8%a7%d9%86-vhdl/ Fri, 07 Oct 2022 20:03:38 +0000 How To Measure Clock Frequency in FPGA

https://surf-vhdl.teachable.com/p/how-to-measure-clock-frequency-in-fpga

فایل پروژه رو ضمیمه کردم.

 

]]> زبان توصیف سخت‌افزاری VHDL علی محرابیان https://faradandish.com/community/vhdl/%db%8c%da%a9-%d8%aa%d9%85%d8%b1%db%8c%d9%86-%d8%ae%d9%88%d8%a8-%d8%a8%d8%b1%d8%a7%db%8c-%d8%b2%d8%a8%d8%a7%d9%86-vhdl/ خرید برد آموزشی مناسب برای FPGA https://faradandish.com/community/vhdl/%d8%ae%d8%b1%db%8c%d8%af-%d8%a8%d8%b1%d8%af-%d8%a2%d9%85%d9%88%d8%b2%d8%b4%db%8c-%d9%85%d9%86%d8%a7%d8%b3%d8%a8-%d8%a8%d8%b1%d8%a7%db%8c-fpga/ Mon, 14 Feb 2022 08:37:13 +0000 با سلام

با توجه به عدم موجودی برد آموزشی FPGA فراد اندیش، جهت خرید یک برد آموزشی که برای تمامی دوره های FPGA فراد اندیش مناسب باشد نیازمند راهنمایی میباشم.

 

ممنون میشم در این رابطه بنده را راهنمایی کنید.

با تشکر

]]> زبان توصیف سخت‌افزاری VHDL اسماعیل علیزاده ماتک https://faradandish.com/community/vhdl/%d8%ae%d8%b1%db%8c%d8%af-%d8%a8%d8%b1%d8%af-%d8%a2%d9%85%d9%88%d8%b2%d8%b4%db%8c-%d9%85%d9%86%d8%a7%d8%b3%d8%a8-%d8%a8%d8%b1%d8%a7%db%8c-fpga/ یک کردن سیگنال ورودی https://faradandish.com/community/vhdl/%db%8c%da%a9-%da%a9%d8%b1%d8%af%d9%86-%d8%b3%db%8c%da%af%d9%86%d8%a7%d9%84-%d9%88%d8%b1%d9%88%d8%af%db%8c/ Wed, 15 Dec 2021 08:52:10 +0000 با سلام و وقت بخیر.

 سوال بنده در این رابطه هست که یک تاپ ماژول دارم و چندین ساب ماژول که من میخواهم تعدادی از این پایه های ساب ماژول را از داخل 0 یا 1 کنم که برای اینکار در قسمت پورت مپ پایه هایی که 1 یا 0 هستند را با قرار دادن '1' یا '0'  جلوی آنها اینکار را انجام میدهم اما این کار عملی نیست و نه در شماتیک و نه در سیمولیشن این پایه های 1 یا 0 واردشان نمی شود.

]]> زبان توصیف سخت‌افزاری VHDL مریم اسماعیلی https://faradandish.com/community/vhdl/%db%8c%da%a9-%da%a9%d8%b1%d8%af%d9%86-%d8%b3%db%8c%da%af%d9%86%d8%a7%d9%84-%d9%88%d8%b1%d9%88%d8%af%db%8c/ برد آموزشی https://faradandish.com/community/vhdl/%d8%a8%d8%b1%d8%af-%d8%a2%d9%85%d9%88%d8%b2%d8%b4%db%8c/ Sat, 27 Nov 2021 21:10:57 +0000 سلام.با توجه به این که برد فراد ۱ فعلا موجود نیست اگر کسی هست که قصد فروش دارد، من به برد نیاز دارم و خریدارم. لطفا اگر کسی هست اطلاع بدهد.خیلی ممنون

]]> زبان توصیف سخت‌افزاری VHDL امیررضا صادقی https://faradandish.com/community/vhdl/%d8%a8%d8%b1%d8%af-%d8%a2%d9%85%d9%88%d8%b2%d8%b4%db%8c/ برد اموزشی فراد 1 https://faradandish.com/community/vhdl/%d8%a8%d8%b1%d8%af-%d8%a7%d9%85%d9%88%d8%b2%d8%b4%db%8c-%d9%81%d8%b1%d8%a7%d8%af-1/ Thu, 04 Nov 2021 15:35:01 +0000 سلام وقت بخیر خدمت همه دوستان .ببخشید دوستان برد فراد 1 موجود نیس فعلا .اگه کسی قبلا تهیه کرده و الان نیاز نداره من نیاز دارم و خریدارم ممنون میشم اگه کمکم کنید

]]> زبان توصیف سخت‌افزاری VHDL بهرام فرهادی https://faradandish.com/community/vhdl/%d8%a8%d8%b1%d8%af-%d8%a7%d9%85%d9%88%d8%b2%d8%b4%db%8c-%d9%81%d8%b1%d8%a7%d8%af-1/ تفاوت پروگرام کردن نرم افزاری با سخت افزاری https://faradandish.com/community/vhdl/%d8%aa%d9%81%d8%a7%d9%88%d8%aa-%d9%be%d8%b1%d9%88%da%af%d8%b1%d8%a7%d9%85-%da%a9%d8%b1%d8%af%d9%86-%d9%86%d8%b1%d9%85-%d8%a7%d9%81%d8%b2%d8%a7%d8%b1%db%8c-%d8%a8%d8%a7-%d8%b3%d8%ae%d8%aa-%d8%a7%d9%81/ Mon, 01 Nov 2021 06:49:51 +0000 سلام و عرض ادب

  پروگرام کردن نرم افزاری تراشه زینک با زبان برنامه نویسی مثل پایتون با پروگرام کردن با زبان VHDL تراشه ای مثل اسپارتان چه فرقی داره؟ کدوم بهتره؟

با تشکر.

]]> زبان توصیف سخت‌افزاری VHDL علی توحیدی https://faradandish.com/community/vhdl/%d8%aa%d9%81%d8%a7%d9%88%d8%aa-%d9%be%d8%b1%d9%88%da%af%d8%b1%d8%a7%d9%85-%da%a9%d8%b1%d8%af%d9%86-%d9%86%d8%b1%d9%85-%d8%a7%d9%81%d8%b2%d8%a7%d8%b1%db%8c-%d8%a8%d8%a7-%d8%b3%d8%ae%d8%aa-%d8%a7%d9%81/