انجمن گفتگوی فراد اندیش

به اشتراک بگذارید:
آگاه‌سازی‌ها
پاک‌کردن همه

مشکل در شبیه سازی اعداد علامت دار

4 ارسال‌
2 کاربران
0 Reactions
889 نمایش‌
(@alidanger)
ارسال‌: 3
Active Member
شروع کننده موضوع
 

من کد VHDL رو که در ویدیوی آموزش پیاده سازی  اعداد علامت دار آمده بود را در ISE نوشتم . هیچ syntax error ندارد. اما زمانی که testbench آن را تولید میکنم . در testbench پکیج numeric منتقل نمی شود و تمام تایپ ها که قبلا signed بوده است به std_logic_vector تغییر پیدا می کنند . در شکل موج شبیه سازی شده نیز چیزی جز  X , U نمایش نمی دهد. لطفا راهنمایی کنید

 

 

 
ارسال‌شده : 8 تیر، 1396 12:52 ب.ظ
(@ahmadsaghafi)
ارسال‌: 107
Estimable Member Admin
 

سلام،

این موضوع طبیعی است و دو موردی را که اشاره کردید باید خودتان تصحیح کنید.

در بالای کد تست‌بنچ، پکیج numeric_std را اضافه کنید و تمام نوع‌های std_logic_vector را در تست‌بنچ به signed یا unsigned (مشابه کد اصلی) تغییر دهید.

موفق باشید.

 
ارسال‌شده : 8 تیر، 1396 1:55 ب.ظ
(@alidanger)
ارسال‌: 3
Active Member
شروع کننده موضوع
 

تشکر بابت راهنمایی , اما من قبلا همین کار رو هم انجام داده بودم اما باز هم نمودار مقدار X , U رو نشون میده.

 
ارسال‌شده : 8 تیر، 1396 2:12 ب.ظ
(@ahmadsaghafi)
ارسال‌: 107
Estimable Member Admin
 

لطفا کد تست‌بنچ را در این بخش ارسال کنید تا بررسی کنیم.

 
ارسال‌شده : 19 تیر، 1396 3:00 ب.ظ
به اشتراک بگذارید:
>