زبان توصیف سخت‌افزاری VHDL
2
ارسال
2
کاربران
0
Reactions
750
نمایش
شروع کننده موضوع
با سلام .سوالی درمورد ساختار شرطی if داشتم
در هنگام استفاده از ساختاز شرطی IF کدام یک از این دو ساختار هنگام پیاده سازی مناسب تر است ؟ یا هردو تفاوتی در هنگام پیاده سازی در fpga با هم ندارند؟
if ( ) then
.........
elsif ( ) then
.........
;end if
یا
if ( ') then
.........
;end if
if ( ) then
.........
'end if
ارسال‌شده : 13 آبان، 1398 12:18 ق.ظ
سلام،
با توجه به آنچه در هرکدام از شاخه‌های شرط می‌نویسید ممکن است این دو روش هیچ تفاوتی نداشته باشند یا دومی بهتر باشد. به همین دلیل پیشنهاد می‌شود تا جای ممکن از روش اول استفاده نکنید.
موفق باشید.
ارسال‌شده : 16 آبان، 1398 2:42 ق.ظ