زبان توصیف سخت‌افزاری VHDL
2
ارسال
2
کاربران
0
Reactions
1,190
نمایش
شروع کننده موضوع
با سلام
قصد طراحی مداری دارم که برای طولهای ورودی 16 و 1024 و 2048 بیت باید کارکند اما به دلیل کمبود تعداد پایه ها ، لازمه که ورودی ها بصورت 16 بیتی دریافت شود ( با هرکلاک 16 بیت دریافت شود) و خروجی نهایی نیز بصورت 16 بیتی ارسال شود ( با هر کلاک 16 بیت ارسال شود). و با توجه به اینکه باید ریست آسنکرون داشته باشد، میشه لطفا راهنمایی بفرمائید که در لبه بالا رونده، چجوری برای دریافت ورودی ها کد مناسب قرار دهم؟
ارسال‌شده : 8 بهمن، 1398 4:57 ب.ظ
سلام
باید یک رجیستر 1024 بیتی داشته باشین و تو لبه ی بالارونده هر کلاک وروردی 16 بیتی رو داخل 16بیت کم ارزشش بریزین و سپس 16 شیفت به چپ بدین
if rising_edge(Clk)then
reg<=reg(1007 downto 0) & input
end if
ارسال‌شده : 7 اسفند، 1398 1:53 ق.ظ