زبان توصیف سختافزاری Verilog
1
ارسال
1
کاربران
0
Reactions
1,144
نمایش
شروع کننده موضوع
سلام اگه میشه نحوه instantiation وportmap کردن ip core ها در verilog را توضیح دهید و اینکه مگه سرعت کلاک سرعت مدار رو تعیین نمیکنه حالا برای داشتن حداکثر سرعت کلاکی ورودی را چگونه تعریف کنیم
ارسالشده : 28 شهریور، 1396 10:39 ب.ظ