زبان توصیف سختافزاری Verilog
1
ارسال
1
کاربران
0
Reactions
1,234
نمایش
شروع کننده موضوع
سلام وقت بخیر
با توجه به اینکه برای پیاده سازی محاسبات علامت دار از نوع های signed و unsigned در زبان VHDL استفاده می شود، برای پیاده سازی این محسبات علامت دار در وریلاگ چه روشی وجود دارد؟ از چه ساختاری استفاده شود؟
ممنون
ارسالشده : 27 دی، 1397 11:46 ب.ظ