انجمن گفتگوی فراد اندیش

به اشتراک بگذارید:
آگاه‌سازی‌ها
پاک‌کردن همه

فایل تست بنچ

Ali
 Ali
(@behzad-tah71)
عضو جدید Customer

" هدف من طراحی یک فیلتر FIR میان گذر با پهنای باند 10 مگاهرتز، فرکانس سمپلینگ 100 مگاهرتز، فرکانس مرکزی 20 مگاهرتز و مرتبه 80، شبیه سازی فیلتر در isim و در آخر بدست آوردن طیف ورودی و خروجی سیگنال فیلتر بود."

 کاری که انجام دادم فیلتر را در fdatool محیط متلب طراحی کردم و ضرایب فیلتر را بدست آوردم(COE). سپس این ضرایب را در یک FIR IPcore axi4 v6.3 در ISE اعمال کردم.

 

سوال اصلی بنده اینجاست که در فایل تست بنچ برای شبیه سازی فیلتر در قسمتی که باید ورودی ها را به فیلتر اعمال کنم چگونه و از چه سینتکسی باید استفاده کنم؟ 

یک روشی که میخواهم انجام دهم این است که یک سیگنال پیوسته در زمان را که از جمع دو سینوسی ساده، یکی با فرکانس 5 مگاهرتز و دیگری با فرکانس 20 مگاهرتز را به ورودی فیلترم اعمال کنم. چگونه و از چه سینتکسی برای اعمال این ورودی به فیلترم استفاده کنم؟

آیا استفاده از این روش یعنی تعریف سیگنال در متلب، نمونه برداری از آن و سپس اعمال دستورات readline و writeline صحیح است؟

 مفاهیم دقیق این دو دستور به چه صورتی است که به طور مفهومی بتوانم استفاده کنم؟ چگونه ورودی را برای ورودی شبیه ساز بخوانم؟

در مرحله اخر چگونه باید طیف خروجی را بدست آورم؟

 

خیلی ممنون میشم بنده رو راهنمایی کنید.

نقل‌قول
شروع کننده موضوع ارسال‌شده : 11 مرداد، 1400 1:52 ق.ظ
احمد ثقفی
(@ahmadsaghafi)
عضو Admin

سلام،

 

پاسخ سوالات تان را می توانید در آموزش زیر به دست بیاورید:

 

https://faradandish.com/%D8%AF%D8%B1%D8%B3%D8%AA%DB%8C%E2%80%8C%D8%A2%D8%B2%D9%85%D8%A7%DB%8C%DB%8C-%D9%85%D8%AF%D8%A7%D8%B1-%D8%AF%DB%8C%D8%AC%DB%8C%D8%AA%D8%A7%D9%84-%D8%A8%D9%87-%DA%A9%D9%85%DA%A9-%D9%85%D8%AA%D9%84%D8%A8/

 

موفق باشید.

پاسخنقل‌قول
ارسال‌شده : 11 مرداد، 1400 9:57 ق.ظ
Ali پسندید
به اشتراک بگذارید:
>