موضوعات متفرقه در مورد FPGA - انجمن گفتگوی فراد اندیش https://faradandish.com/community/misc/ پرسش و پاسخ در زمینه طراحی دیجیتال با FPGA fa-IR Tue, 05 May 2026 09:20:27 +0000 wpForo 60 تهیه برد آموزشی https://faradandish.com/community/misc/%d8%aa%d9%87%db%8c%d9%87-%d8%a8%d8%b1%d8%af-%d8%a2%d9%85%d9%88%d8%b2%d8%b4%db%8c/ Thu, 16 Apr 2026 06:48:33 +0000 سلام و عرض ادب خدمت استاد گرامی

برد اموزشی در حال حاضر موجود هست و از کجا می توان تهیه نممود ؟

و سوال دیگر برای فراگیری کامل و عملی  بدون مشکل دروس سایت از سایر برد های موجود  در بازار مثل موجو پلاس می توان استفاده کرد؟

]]> موضوعات متفرقه در مورد FPGA حسین شیخ بیرقی https://faradandish.com/community/misc/%d8%aa%d9%87%db%8c%d9%87-%d8%a8%d8%b1%d8%af-%d8%a2%d9%85%d9%88%d8%b2%d8%b4%db%8c/ همچنان همچنان مشکل سایت و اینترنت https://faradandish.com/community/misc/%d9%87%d9%85%da%86%d9%86%d8%a7%d9%86-%d9%87%d9%85%da%86%d9%86%d8%a7%d9%86-%d9%85%d8%b4%da%a9%d9%84-%d8%b3%d8%a7%db%8c%d8%aa-%d9%88-%d8%a7%db%8c%d9%86%d8%aa%d8%b1%d9%86%d8%aa/ Fri, 03 Apr 2026 08:15:05 +0000 درود بر شما، وضعیت سایت و اینترنت اصلا خوب نیست، من سه تا دوره رو تهیه کردم و از اموزشم کلی عقب افتادم.

لطفا اگه امکانش هست لینک فیلم ها رو برام بفرستید که لااقل بتونم دانلود کنم و آفلاین ببینم 

و اگه امکانش هست یه راه ارتباطی بهم بدید، شماره من هم توی حساب کاربریم هست، با اون شماره تماس بگیرید 

]]> موضوعات متفرقه در مورد FPGA محمد حسین رحیمی https://faradandish.com/community/misc/%d9%87%d9%85%da%86%d9%86%d8%a7%d9%86-%d9%87%d9%85%da%86%d9%86%d8%a7%d9%86-%d9%85%d8%b4%da%a9%d9%84-%d8%b3%d8%a7%db%8c%d8%aa-%d9%88-%d8%a7%db%8c%d9%86%d8%aa%d8%b1%d9%86%d8%aa/ برد فراد 1 درخواست https://faradandish.com/community/misc/%d8%a8%d8%b1%d8%af-%d9%81%d8%b1%d8%a7%d8%af-1-%d8%af%d8%b1%d8%ae%d9%88%d8%a7%d8%b3%d8%aa/ Wed, 18 Feb 2026 13:19:21 +0000 سلام دوستان
نیاز به برد فراد دارم، اگر کسی میفروشم به من پیام بدهد

]]> موضوعات متفرقه در مورد FPGA سامان https://faradandish.com/community/misc/%d8%a8%d8%b1%d8%af-%d9%81%d8%b1%d8%a7%d8%af-1-%d8%af%d8%b1%d8%ae%d9%88%d8%a7%d8%b3%d8%aa/ دوره Interface با FPGA https://faradandish.com/community/misc/%d8%af%d9%88%d8%b1%d9%87-interface-%d8%a8%d8%a7-fpga/ Sun, 16 Nov 2025 10:53:34 +0000 سلام جناب ثقفی
وقت تون بخیر
من امروز دوره اینترفیس رو به صورت کامل تموم کردم و تمام پروژه ها به جز Ethernet رو پیاده سازی کردم. اون هم به این دلیل که ماژولی که من استفاده می کنم متفاوت هست. دوره اینترفیس بسیار عالی بود و واقعا دانش من رو در این حوزه زیاد کرد و میتونم بگم در این حوزه هیچ دوره مشابه دیگری یا وجود ندارد و یا اینکه بسیار ضعیف تر از این دوره هست. من یکسری سوال داشتم که ممنون میشم پاسخ بفرمائید.

  •  سوال اول در خصوص پروژه Ethernet. اینکه من از ماژول KSZ9031RNX مربوط به شرکت Microchip استفاده می کنم که فقط لایه PHY رو داره و از پروتکل RGMII استفاده می کنه. من چه طور میتونم لایه های بعدی مثل MAC، UDP، TCP و ... رو پیاده سازی کنم؟ از کجا باید شروع کنم؟ پروتکل RGMII رو چی کارش باید بکنم؟ اگر بخوام در سمت PC نرم افزاری بنویسم که پکت ها رو در لایه UDP دریافت می کنه اینکه فقط لایه UDP رو بعد از PHY و MAC پیاده سازی کنم کافی است یا اینکه باید لایه های دیگری مثل ARP رو هم پیاده سازی کنم؟
  •  سوال دوم هم در خصوص Fiber Optic هست. همونطور که میدونید و در دوره هم اشاره کردید فیبر نوری فقط Medium اش با RJ45 متفاوت هست یعنی فقط لایه PHY اش متفاوت هست وگرنه بقیه لایه ها یکسان است مثل MAC و ... . می خواستم در خصوص پیاده سازی این اینترفیس فیبر نوری هم راهنمایی بفرمائید.
  • سوال سوم اینکه انتهای پروژه Ethernet و همچنین پروژه پایانی هنوز ضبط نشده است میخواستم زمان کامل شدنش رو بپرسم.
  • سوال آخرم هم در خصوص نوع نگاه پیاده سازی دیجیتال. همونطور که بهتر از بنده میدونید دو نوع نگاه برای پیاده سازی هر نوع سیستمی بر روی سخت افزار وجود دارد. نگاه اول همین نگاهی است که شما در این دوره و دوره های دیگرتون دارید یعنی طراحی به کمک RTL. این نگاه زمانی که نیاز به Performance بالا باشد یا اینکه نیاز داشته باشیم به صورت Custom طراحی انجام شود مناسب و شاید تنها گزینه است. اما نگاه دوم که طراحی سطح بالا به کمک زبان های سطح بالا مثل C/C++ است هم وجود دارد و برای زمانی که نیاز به کوتاه کردن زمان طراحی و همچنین تست سریعتر و به واقع Productivity بیشتر هست، نیاز است که از این نگاه استفاده شود. یعنی از HLS. میخوام ببینم شما در زمینه مربوط به نگاه دوم یعنی HLS و پیاده سازی به کمک پلتفرم های Zynq, Versal و ... برنامه ای برای طراحی یک دوره در این خصوص دارید یا خیر؟ چون دوره های در این زمینه بسیار ناقص است وعمق مناسبی ندارد. از طرفی دوره های شما هم عمق لازم را دارند و هم اینکه بیان معلم گونه شما بسیار در فهم مسائل کمک می کند. از این رو اگر در این حوزه دوره یا دوره هایی طراحی کنید فکر می کنم در دنیا بی نظیر خواهد بود با توجه به تسلط شما به این حوزه.
در آخر بسیار ممنون و متشکر از این دوره عالی و بقیه دوره های عالی تون.]]> موضوعات متفرقه در مورد FPGA lost https://faradandish.com/community/misc/%d8%af%d9%88%d8%b1%d9%87-interface-%d8%a8%d8%a7-fpga/ اتصال fifo به RS232 https://faradandish.com/community/misc/%d8%a7%d8%aa%d8%b5%d8%a7%d9%84-fifo-%d8%a8%d9%87-rs232/ Sun, 01 Jun 2025 21:03:35 +0000 با سلام و احترام خدمت استاد گرامی و دوستان

من یک دوربین ov7670 با fpga پیاده سازی کردم و اطلاعات این دوربین را در یک فیفوی 8 بیتی با 38400 تا خانه ریختم و فیفو را به یک rs232 وصل کردم و دیتا ها را داخل لپ تاپ میفرستم ولی مشکلی که دارم این هست که هماهنگی بین فیفو و rs232 ایجاد نمی گردد و به دلیل کلاک بالای فیفو بیشتر دیتاها از بین می رود من چی کار کنم که فیفو بدون هماهنگی با rs232 هیچ داده ای نخواند؟ یعنی کلاک زده شود ولی دیتا بدون اجازه rs232 خوانده نشود.

]]> موضوعات متفرقه در مورد FPGA کاوس میلان https://faradandish.com/community/misc/%d8%a7%d8%aa%d8%b5%d8%a7%d9%84-fifo-%d8%a8%d9%87-rs232/ آموزش دانلود، نصب و کرک نرم افزار Vitis https://faradandish.com/community/misc/%d8%a2%d9%85%d9%88%d8%b2%d8%b4-%d8%af%d8%a7%d9%86%d9%84%d9%88%d8%af%d8%8c-%d9%86%d8%b5%d8%a8-%d9%88-%da%a9%d8%b1%da%a9-%d9%86%d8%b1%d9%85-%d8%a7%d9%81%d8%b2%d8%a7%d8%b1-vitis/ Fri, 23 May 2025 18:38:47 +0000 نحوه کرک نرم افزار Vitis

 

سلام دوستان،

 

بنده نرم‌افزار Vitis رو از سایت download.ir دانلود کردم، اما در پوشه کرک، فایل‌های زیادی وجود داره و هیچ راهنمای مشخصی برای کرک کردن برنامه نیست.

 

 

اگر کسی این نرم‌افزار رو با موفقیت نصب و کرک کرده، ممنون میشم راهنمایی کنه که دقیقاً باید از کدوم فایل‌ها استفاده کنیم و مراحل کار چطور هست.

 

 

باتشکر

]]> موضوعات متفرقه در مورد FPGA reza salimi https://faradandish.com/community/misc/%d8%a2%d9%85%d9%88%d8%b2%d8%b4-%d8%af%d8%a7%d9%86%d9%84%d9%88%d8%af%d8%8c-%d9%86%d8%b5%d8%a8-%d9%88-%da%a9%d8%b1%da%a9-%d9%86%d8%b1%d9%85-%d8%a7%d9%81%d8%b2%d8%a7%d8%b1-vitis/ استفاده از پورت USB برای ارسال داده از FPGA https://faradandish.com/community/misc/%d8%a7%d8%b3%d8%aa%d9%81%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-%d9%be%d9%88%d8%b1%d8%aa-usb-%d8%a8%d8%b1%d8%a7%db%8c-%d8%a7%d8%b1%d8%b3%d8%a7%d9%84-%d8%af%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-fpga/ Wed, 23 Oct 2024 16:31:35 +0000 سلام، می‌خواستم ببینم برای ارسال داده از FPGA به لپتاپ با استفاده از پورت USB چه راه دیگه‌ای به جز USB-UART وجود داره؟

]]> موضوعات متفرقه در مورد FPGA سپهر گلستانیان https://faradandish.com/community/misc/%d8%a7%d8%b3%d8%aa%d9%81%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-%d9%be%d9%88%d8%b1%d8%aa-usb-%d8%a8%d8%b1%d8%a7%db%8c-%d8%a7%d8%b1%d8%b3%d8%a7%d9%84-%d8%af%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-fpga/ راه اندازی cpldها https://faradandish.com/community/misc/%d8%b1%d8%a7%d9%87-%d8%a7%d9%86%d8%af%d8%a7%d8%b2%db%8c-cpld%d9%87%d8%a7/ Mon, 07 Oct 2024 04:32:41 +0000 سلام و قت بخیر. من برای راه‌اندازی دوتا ADC ۱۶بیتی  بین انتخاب cpld یا FPGA  برای پردازنده تردید دارم و دقیقا نمی‌دونم مزایا و معایب کدام یکی ارجحیت داره؟ آیا انتخاب Spartan 6 بهتره یا cpld از خانواده xc95288xl?

]]> موضوعات متفرقه در مورد FPGA Farnoosh https://faradandish.com/community/misc/%d8%b1%d8%a7%d9%87-%d8%a7%d9%86%d8%af%d8%a7%d8%b2%db%8c-cpld%d9%87%d8%a7/ مشکل در تنظیم کلاک برای یک کد دانلود شده https://faradandish.com/community/misc/%d9%85%d8%b4%da%a9%d9%84-%d8%af%d8%b1-%d8%aa%d9%86%d8%b8%db%8c%d9%85-%da%a9%d9%84%d8%a7%da%a9-%d8%a8%d8%b1%d8%a7%db%8c-%db%8c%da%a9-%da%a9%d8%af-%d8%af%d8%a7%d9%86%d9%84%d9%88%d8%af-%d8%b4%d8%af%d9%87/ Tue, 30 Jul 2024 10:48:42 +0000 سلام
یک کد از اینترنت دانلود کردم و می خواستم عملکردش رو ببینم و بخشی از کد رو خطا می گیره که مربوط به تنظیمات کلاک است

wire  subwire0;
wire       clk60mhz;
wire       clk_locked;
altpll u_altpll (
    .inclk       ( {1'b0, clk50mhz}     ),
    .clk         ( {subwire0, clk60mhz} ),
    .locked      ( clk_locked           ),
    .activeclock (),    .areset (1'b0),    .clkbad (),    .clkena ({6{1'b1}}),    .clkloss (),    .clkswitch (1'b0),    .configupdate (1'b0),    .enable0 (),    .enable1 (),    .extclk (),    .extclkena ({4{1'b1}}),    .fbin (1'b1),    .fbmimicbidir (),    .fbout (),    .fref (),    .icdrclk (),    .pfdena (1'b1),    .phasecounterselect ({4{1'b1}}),    .phasedone (),    .phasestep (1'b1),    .phaseupdown (1'b1),    .pllena (1'b1),    .scanaclr (1'b0),    .scanclk (1'b0),    .scanclkena (1'b1),    .scandata (1'b0),    .scandataout (),    .scandone (),    .scanread (1'b0),    .scanwrite (1'b0),    .sclkout0 (),    .sclkout1 (),    .vcooverrange (),    .vcounderrange () );
defparam u_altpll.bandwidth_type = "AUTO",    u_altpll.clk0_divide_by = 5,    u_altpll.clk0_duty_cycle = 50,    u_altpll.clk0_multiply_by = 6,    u_altpll.clk0_phase_shift = "0",    u_altpll.compensate_clock = "CLK0",    u_altpll.inclk0_input_frequency = 20000,    u_altpll.intended_device_family = "Cyclone IV E",    u_altpll.lpm_hint = "CBX_MODULE_PREFIX=pll",    u_altpll.lpm_type = "altpll",    u_altpll.operation_mode = "NORMAL",    u_altpll.pll_type = "AUTO",    u_altpll.port_activeclock = "PORT_UNUSED",    u_altpll.port_areset = "PORT_UNUSED",    u_altpll.port_clkbad0 = "PORT_UNUSED",    u_altpll.port_clkbad1 = "PORT_UNUSED",    u_altpll.port_clkloss = "PORT_UNUSED",    u_altpll.port_clkswitch = "PORT_UNUSED",    u_altpll.port_configupdate = "PORT_UNUSED",    u_altpll.port_fbin = "PORT_UNUSED",    u_altpll.port_inclk0 = "PORT_USED",    u_altpll.port_inclk1 = "PORT_UNUSED",    u_altpll.port_locked = "PORT_USED",    u_altpll.port_pfdena = "PORT_UNUSED",    u_altpll.port_phasecounterselect = "PORT_UNUSED",    u_altpll.port_phasedone = "PORT_UNUSED",    u_altpll.port_phasestep = "PORT_UNUSED",    u_altpll.port_phaseupdown = "PORT_UNUSED",    u_altpll.port_pllena = "PORT_UNUSED",    u_altpll.port_scanaclr = "PORT_UNUSED",    u_altpll.port_scanclk = "PORT_UNUSED",    u_altpll.port_scanclkena = "PORT_UNUSED",    u_altpll.port_scandata = "PORT_UNUSED",    u_altpll.port_scandataout = "PORT_UNUSED",    u_altpll.port_scandone = "PORT_UNUSED",    u_altpll.port_scanread = "PORT_UNUSED",    u_altpll.port_scanwrite = "PORT_UNUSED",    u_altpll.port_clk0 = "PORT_USED",    u_altpll.port_clk1 = "PORT_UNUSED",    u_altpll.port_clk2 = "PORT_UNUSED",    u_altpll.port_clk3 = "PORT_UNUSED",    u_altpll.port_clk4 = "PORT_UNUSED",    u_altpll.port_clk5 = "PORT_UNUSED",    u_altpll.port_clkena0 = "PORT_UNUSED",    u_altpll.port_clkena1 = "PORT_UNUSED",    u_altpll.port_clkena2 = "PORT_UNUSED",    u_altpll.port_clkena3 = "PORT_UNUSED",    u_altpll.port_clkena4 = "PORT_UNUSED",    u_altpll.port_clkena5 = "PORT_UNUSED",    u_altpll.port_extclk0 = "PORT_UNUSED",    u_altpll.port_extclk1 = "PORT_UNUSED",    u_altpll.port_extclk2 = "PORT_UNUSED",    u_altpll.port_extclk3 = "PORT_UNUSED",    u_altpll.self_reset_on_loss_lock = "OFF",    u_altpll.width_clock = 5;
]]> موضوعات متفرقه در مورد FPGA سید سعید حسینی https://faradandish.com/community/misc/%d9%85%d8%b4%da%a9%d9%84-%d8%af%d8%b1-%d8%aa%d9%86%d8%b8%db%8c%d9%85-%da%a9%d9%84%d8%a7%da%a9-%d8%a8%d8%b1%d8%a7%db%8c-%db%8c%da%a9-%da%a9%d8%af-%d8%af%d8%a7%d9%86%d9%84%d9%88%d8%af-%d8%b4%d8%af%d9%87/ برد spartan6 https://faradandish.com/community/misc/%d8%a8%d8%b1%d8%af-spartan6/ Wed, 17 Apr 2024 17:26:57 +0000 سلام 
دوستان چطوری میتونم به فایل راه اندازی و متعلقات برد فراد1 (spartan6) دسترسی داشته باشم ؟

 

]]> موضوعات متفرقه در مورد FPGA ali asadi https://faradandish.com/community/misc/%d8%a8%d8%b1%d8%af-spartan6/