شما در هنگام ساخت پروژه، در بخش preferred language گزینه Verilog را انتخاب کردید. در صورت تغییر این گزینه به VHDL مشکل برطرف می‌شود.

موفق باشید.

من طبق این اموزش 

https://www.youtube.com/watch?v=n-fERTjEQDs

Clock Wizard رو کامل انجام میدم و همه چیز اوکی  هست،ولی طبق ویدئوی فوق در بخش View HDL Instantiation Template که کلیک می کنم و باز میشه Component و Instant وجود نداره تا در کد VHDL قرار بدم و فقط این کد وجود داره

  // The following must be inserted into your Verilog file for this // core to be instantiated. Change the instance name and port connections // (in parentheses) to your own signal names. //----------- Begin Cut here for INSTANTIATION Template ---// INST_TAG DCM_IP instance_name (// Clock in ports .CLK_IN1(CLK_IN1), // IN // Clock out ports .CLK_OUT1(CLK_OUT1)); // OUT // INST_TAG_END ------ End INSTANTIATION Template ---------

در صورتی که  باید طبق اموزش فوق دو بخش کد تولید بشه

لطفا راهنمایی کنید کارم گیره

ممنون از همگی