<?xml version="1.0" encoding="UTF-8"?>        <rss version="2.0"
             xmlns:atom="http://www.w3.org/2005/Atom"
             xmlns:dc="http://purl.org/dc/elements/1.1/"
             xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
             xmlns:admin="http://webns.net/mvcb/"
             xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
             xmlns:content="http://purl.org/rss/1.0/modules/content/">
        <channel>
            <title>
									تراشه FPGA و منابع داخلی آن - انجمن گفتگوی فراد اندیش				            </title>
            <link>https://faradandish.com/community/fpga/</link>
            <description>پرسش و پاسخ در زمینه طراحی دیجیتال با FPGA</description>
            <language>fa-IR</language>
            <lastBuildDate>Wed, 24 Jun 2026 04:28:35 +0000</lastBuildDate>
            <generator>wpForo</generator>
            <ttl>60</ttl>
							                    <item>
                        <title>فروش برد Digilent -Zybo -zynq7000</title>
                        <link>https://faradandish.com/community/fpga/%d9%81%d8%b1%d9%88%d8%b4-%d8%a8%d8%b1%d8%af-digilent-zybo-zynq7000/</link>
                        <pubDate>Mon, 26 Feb 2024 07:57:18 +0000</pubDate>
                        <description><![CDATA[با سلام خدمت اساتید گرامی یک عدد برد  zybo محصول شرکت digilent به قیمت خوب برای فروش موجود است برای دریافت تصاویر برد و اطلاعات بیشتر لطفا تماس بگیرید 09337993372
 zybo-3.png
 zybo-0.png]]></description>
                        <content:encoded><![CDATA[<p>با سلام خدمت اساتید گرامی <br /><br />یک عدد برد  zybo محصول شرکت digilent به قیمت خوب برای فروش موجود است <br /><br />برای دریافت تصاویر برد و اطلاعات بیشتر لطفا تماس بگیرید 09337993372</p>
<div id="wpfa-3037617" class="wpforo-attached-file"><a class="wpforo-default-attachment" title="zybo-3.png" href="//faradandish.com/wp-content/uploads/wpforo/default_attachments/1708934238-zybo-3.png" target="_blank" rel="noopener"><i class="fas fa-paperclip"></i> zybo-3.png</a></div>
<div id="wpfa-3037618" class="wpforo-attached-file"><a class="wpforo-default-attachment" title="zybo-0.png" href="//faradandish.com/wp-content/uploads/wpforo/default_attachments/1708934259-zybo-0.png" target="_blank" rel="noopener"><i class="fas fa-paperclip"></i> zybo-0.png</a></div>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>مرتضی بوذری</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d9%81%d8%b1%d9%88%d8%b4-%d8%a8%d8%b1%d8%af-digilent-zybo-zynq7000/</guid>
                    </item>
				                    <item>
                        <title>اتصال به CAN bus از طریق FPGA</title>
                        <link>https://faradandish.com/community/fpga/%d8%a7%d8%aa%d8%b5%d8%a7%d9%84-%d8%a8%d9%87-can-bus-%d8%a7%d8%b2-%d8%b7%d8%b1%db%8c%d9%82-fpga/</link>
                        <pubDate>Mon, 20 Jun 2022 07:59:42 +0000</pubDate>
                        <description><![CDATA[سلام دوستان در یک پروژه hardware in loope simulation من‌میخواستم از fpga برای تولید پالس خروجی سنسور سرعت سنج استفاده کنم خصوصیتی که میخواستم داسته باشه قابلیت اتصال به شبکه CAN داشته باشه م...]]></description>
                        <content:encoded><![CDATA[<p>سلام دوستان <br />در یک پروژه hardware in loope simulation من‌میخواستم از fpga برای تولید پالس خروجی سنسور سرعت سنج استفاده کنم <br />خصوصیتی که میخواستم داسته باشه قابلیت اتصال به شبکه CAN داشته باشه <br />من برد زیر رو پیدا کردم <br />ممکنه نظرتون رو در مورد این برد بگید یا برد جایگزین دیگه ای اگه میشناسید</p>
<p>Z-turn Board (Xilinx Zynq-7010/20)</p>
<p>http://www.myirtech.com/list.asp?id=502</p>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>Emad</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%a7%d8%aa%d8%b5%d8%a7%d9%84-%d8%a8%d9%87-can-bus-%d8%a7%d8%b2-%d8%b7%d8%b1%db%8c%d9%82-fpga/</guid>
                    </item>
				                    <item>
                        <title>استفاده از برد کنترل ماینر به عنوان گیت آموزشی FPGA</title>
                        <link>https://faradandish.com/community/fpga/%d8%a7%d8%b3%d8%aa%d9%81%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-%d8%a8%d8%b1%d8%af-%da%a9%d9%86%d8%aa%d8%b1%d9%84-%d9%85%d8%a7%db%8c%d9%86%d8%b1-%d8%a8%d9%87-%d8%b9%d9%86%d9%88%d8%a7%d9%86-%da%af%db%8c%d8%aa/</link>
                        <pubDate>Mon, 29 Nov 2021 08:54:37 +0000</pubDate>
                        <description><![CDATA[با سلام 
با توجه به برد کنترل ماینر که چیپ آن از نوع FPGA به شماره XILINX ZYNQ XC7Z010 بوده و اتصالات پایهای آن دردسترس میباشد آیا این برد کنترلی قابلیت تبدیل به گیت آموزشی دارد . در آخر بر...]]></description>
                        <content:encoded><![CDATA[<p>با سلام </p>
<p>با توجه به برد کنترل ماینر که چیپ آن از نوع FPGA به شماره XILINX ZYNQ XC7Z010 بوده و اتصالات پایهای آن دردسترس میباشد آیا این برد کنترلی قابلیت تبدیل به گیت آموزشی دارد . در آخر برنامه نویسی این نوع چیپ در برنامه ISE Design Suite 14.7 l موجود است .                                                                                 با تشکر از شما </p>
<p>                                                                                                              مالکی       </p>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>ایرج مالکی</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%a7%d8%b3%d8%aa%d9%81%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-%d8%a8%d8%b1%d8%af-%da%a9%d9%86%d8%aa%d8%b1%d9%84-%d9%85%d8%a7%db%8c%d9%86%d8%b1-%d8%a8%d9%87-%d8%b9%d9%86%d9%88%d8%a7%d9%86-%da%af%db%8c%d8%aa/</guid>
                    </item>
				                    <item>
                        <title>کلاک قابل اعمال</title>
                        <link>https://faradandish.com/community/fpga/%da%a9%d9%84%d8%a7%da%a9-%d9%82%d8%a7%d8%a8%d9%84-%d8%a7%d8%b9%d9%85%d8%a7%d9%84/</link>
                        <pubDate>Wed, 05 May 2021 02:17:40 +0000</pubDate>
                        <description><![CDATA[با سلام خدمت مهندسین عزیز
من یک ماشین حالت و چند پروسه رو توصیف کردم و گزارش سنتز بصورت زیر هست :
(Minimum period: 3.182ns (Maximum Frequency: 314.268MHzMinimum input arrival time before c...]]></description>
                        <content:encoded><![CDATA[<p>با سلام خدمت مهندسین عزیز</p>
<p>من یک ماشین حالت و چند پروسه رو توصیف کردم و گزارش سنتز بصورت زیر هست :</p>
<p>(Minimum period: 3.182ns (Maximum Frequency: 314.268MHz<br />Minimum input arrival time before clock: 4.687ns<br />Maximum output required time after clock: 4.174ns<br />Maximum combinational path delay: 5.278ns<br />با توجه به اینکه حداقل دوره تناوب کلاک از ماکزیمم تاخییر مسیر ترکیبی کمتره حالا من برای اعمال کلاک به مدار کدوم رو در نظر بگیرم که مدار به درستی کار کنه؟ به عبارتی باید 5.278 ns باید مد نظر گرفته شه یا 3.182 ؟<br />با تشکر  </p>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>reza_73</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%da%a9%d9%84%d8%a7%da%a9-%d9%82%d8%a7%d8%a8%d9%84-%d8%a7%d8%b9%d9%85%d8%a7%d9%84/</guid>
                    </item>
				                    <item>
                        <title>دقت نمایش اعداد در FPGA</title>
                        <link>https://faradandish.com/community/fpga/%d8%af%d9%82%d8%aa-%d9%86%d9%85%d8%a7%db%8c%d8%b4-%d8%a7%d8%b9%d8%af%d8%a7%d8%af-%d8%af%d8%b1-fpga/</link>
                        <pubDate>Sun, 07 Mar 2021 12:34:41 +0000</pubDate>
                        <description><![CDATA[سلام وقت تون بخیر.
من یه سوال داشتم درباره دقت نمایش اعداد در FPGA.
من میخوام یک عدد با دقت ۸ رقم اعشار را در FPGA ذخیره و پردازش کنم. 
سوال مشخص من این است که در FPGA Spartan 6 تا چند رق...]]></description>
                        <content:encoded><![CDATA[<p>سلام وقت تون بخیر.</p>
<p>من یه سوال داشتم درباره دقت نمایش اعداد در FPGA.</p>
<p>من میخوام یک عدد با دقت ۸ رقم اعشار را در FPGA ذخیره و پردازش کنم. </p>
<p>سوال مشخص من این است که در FPGA Spartan 6 تا چند رقم اعشار می توان ذخیره کرد و در پردازش ها و محاسبات وارد کرد؟</p>
<p>چه ارتباطی بین تعداد بیت رقم کسری یا اعشاری با تعداد رقم اعشاری وجود دارد؟ مثلا اگر ما یک عددی مثل ۵۰.۱۲۳۴۵۶۷۸ را بخواهیم ذخیره کنیم چند بیت برای اعشار میخواهیم؟</p>
<p> </p>
<p>در واقع ماکزیمم تعداد رقم اعشاری که میتوانیم بهش دست پیدا کنیم؟</p>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>lost</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%af%d9%82%d8%aa-%d9%86%d9%85%d8%a7%db%8c%d8%b4-%d8%a7%d8%b9%d8%af%d8%a7%d8%af-%d8%af%d8%b1-fpga/</guid>
                    </item>
				                    <item>
                        <title>ثابت نبودن برنامه</title>
                        <link>https://faradandish.com/community/fpga/%d8%ab%d8%a7%d8%a8%d8%aa-%d9%86%d8%a8%d9%88%d8%af%d9%86-%d8%a8%d8%b1%d9%86%d8%a7%d9%85%d9%87/</link>
                        <pubDate>Sat, 05 Dec 2020 12:16:14 +0000</pubDate>
                        <description><![CDATA[سلام  وقتتون بخیر یک سوال داشتم.بنده وقتی برد فراد 1 رو پروگرام میکنم .در هنگام اتصال برد به کامپیوتر برنامه به خوبی انجام می شود ولی وقتی برد را جدا میکنم ودوباره وصل میکنم.همان برنامه اولی...]]></description>
                        <content:encoded><![CDATA[<p><span>سلام  وقتتون بخیر یک سوال داشتم.بنده وقتی برد فراد 1 رو پروگرام میکنم .در هنگام اتصال برد به کامپیوتر برنامه به خوبی انجام می شود ولی وقتی برد را جدا میکنم ودوباره وصل میکنم.همان برنامه اولیه است که روی برد برای تست بوده است  و انگار برنامه پاک می شود</span></p>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>عرفان تبریزی مطلق</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%ab%d8%a7%d8%a8%d8%aa-%d9%86%d8%a8%d9%88%d8%af%d9%86-%d8%a8%d8%b1%d9%86%d8%a7%d9%85%d9%87/</guid>
                    </item>
				                    <item>
                        <title>تست عملی فیلتر</title>
                        <link>https://faradandish.com/community/fpga/%d8%aa%d8%b3%d8%aa-%d8%b9%d9%85%d9%84%db%8c-%d9%81%db%8c%d9%84%d8%aa%d8%b1/</link>
                        <pubDate>Mon, 17 Aug 2020 15:31:57 +0000</pubDate>
                        <description><![CDATA[با سلام وقت بخیربرای پردازش فیلتر روی برد فراد یک چه ADC , DAC را پیشنهاد میدهید؟
فیلتری که طراحی شده یک فیلتر Fir Bandpass می باشد با فرکانس نمونه برداری 6600 هرتز
با تشکر]]></description>
                        <content:encoded><![CDATA[<p><span class="crisp-z89v5n crisp-15h9f8s"><span class="crisp-162m9xf crisp-1aiychk"><span class="crisp-1o2g4mc crisp-9dgo7z">با سلام وقت بخیربرای پردازش فیلتر روی برد فراد یک چه ADC , DAC را پیشنهاد میدهید؟</span></span></span></p>
<p><span class="crisp-z89v5n crisp-15h9f8s"><span class="crisp-162m9xf crisp-1aiychk"><span class="crisp-1o2g4mc crisp-9dgo7z">فیلتری که طراحی شده یک فیلتر Fir Bandpass می باشد با فرکانس نمونه برداری 6600 هرتز</span></span></span></p>
<p>با تشکر</p>]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>امیر محمدی</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%aa%d8%b3%d8%aa-%d8%b9%d9%85%d9%84%db%8c-%d9%81%db%8c%d9%84%d8%aa%d8%b1/</guid>
                    </item>
				                    <item>
                        <title>استفاده از emWin Library در Zynq 7020</title>
                        <link>https://faradandish.com/community/fpga/%d8%a7%d8%b3%d8%aa%d9%81%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-emwin-library-%d8%af%d8%b1-zynq-7020/</link>
                        <pubDate>Sun, 02 Feb 2020 13:49:28 +0000</pubDate>
                        <description><![CDATA[سلام دوستان به نظر شما امکان استفاده از emWin در PS یا PL تراشه zynq 7020 هست؟ مقاله یا منابعی اگه دارید لطفا بهم بگید 
سپاس]]></description>
                        <content:encoded><![CDATA[سلام دوستان به نظر شما امکان استفاده از emWin در PS یا PL تراشه zynq 7020 هست؟ مقاله یا منابعی اگه دارید لطفا بهم بگید 
سپاس]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>سعید صفری ابرازی</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%a7%d8%b3%d8%aa%d9%81%d8%a7%d8%af%d9%87-%d8%a7%d8%b2-emwin-library-%d8%af%d8%b1-zynq-7020/</guid>
                    </item>
				                    <item>
                        <title>تمام شدن sliceها</title>
                        <link>https://faradandish.com/community/fpga/%d8%aa%d9%85%d8%a7%d9%85-%d8%b4%d8%af%d9%86-slice%d9%87%d8%a7/</link>
                        <pubDate>Mon, 09 Dec 2019 15:47:47 +0000</pubDate>
                        <description><![CDATA[سلام
در یک طراحی با اینکه lut های زیادی استفاده نشده وجود دارد، در هنگام map کردن خطای تمام شدن منابع رو میده
بعد از بررسی متوجه شدم sliceها تموم شده
در هر slice هشت ff و چهار lut وجود دارد ...]]></description>
                        <content:encoded><![CDATA[سلام
در یک طراحی با اینکه lut های زیادی استفاده نشده وجود دارد، در هنگام map کردن خطای تمام شدن منابع رو میده
بعد از بررسی متوجه شدم sliceها تموم شده
در هر slice هشت ff و چهار lut وجود دارد ولی نرم افزار سنتز فلیپ فلاپ های طرح رو از یکسری slice برداشته و lutها رو از یکسری slice دیگه و این باعث شده sliceهای چیپ تمام بشه
آیا قیدی هست که باعث بشه تا نرم افزار سنتز از تمام ff و lut های یک slice استفاده کنه؟
 ff = 2964 az 11440
lut = 3974 az 5720
slice = 1347 az 1430

با تشکر]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>جواد</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%aa%d9%85%d8%a7%d9%85-%d8%b4%d8%af%d9%86-slice%d9%87%d8%a7/</guid>
                    </item>
				                    <item>
                        <title>اجرای SPI و داشتن خروجی در بخش های PL و PS</title>
                        <link>https://faradandish.com/community/fpga/%d8%a7%d8%ac%d8%b1%d8%a7%db%8c-spi-%d9%88-%d8%af%d8%a7%d8%b4%d8%aa%d9%86-%d8%ae%d8%b1%d9%88%d8%ac%db%8c-%d8%af%d8%b1-%d8%a8%d8%ae%d8%b4-%d9%87%d8%a7%db%8c-pl-%d9%88-ps/</link>
                        <pubDate>Mon, 25 Nov 2019 13:15:18 +0000</pubDate>
                        <description><![CDATA[سلام دوستان
من می خواستم برای ارتباط یک میکرو ارم و یک FPGA‌ از پروتکل SPI استفاده به نحوی که میکرو به SPI بخشPS متصل شود یعنی SPI بخش PS به عنوان مستر باشه و همچنین اطلاعات بر روی پایه های ...]]></description>
                        <content:encoded><![CDATA[سلام دوستان
من می خواستم برای ارتباط یک میکرو ارم و یک FPGA‌ از پروتکل SPI استفاده به نحوی که میکرو به SPI بخشPS متصل شود یعنی SPI بخش PS به عنوان مستر باشه و همچنین اطلاعات بر روی پایه های بخش PL هم در دسترس باشه.
ممنون میشم اگه کسی بتونه راهنمایی کنه یا منبعی برای این منظور معرفی کنه
سپاس]]></content:encoded>
						                            <category domain="https://faradandish.com/community/fpga/">تراشه FPGA و منابع داخلی آن</category>                        <dc:creator>سعید صفری ابرازی</dc:creator>
                        <guid isPermaLink="true">https://faradandish.com/community/fpga/%d8%a7%d8%ac%d8%b1%d8%a7%db%8c-spi-%d9%88-%d8%af%d8%a7%d8%b4%d8%aa%d9%86-%d8%ae%d8%b1%d9%88%d8%ac%db%8c-%d8%af%d8%b1-%d8%a8%d8%ae%d8%b4-%d9%87%d8%a7%db%8c-pl-%d9%88-ps/</guid>
                    </item>
							        </channel>
        </rss>
		
<!--
Performance optimized by W3 Total Cache. Learn more: https://www.boldgrid.com/w3-total-cache/?utm_source=w3tc&utm_medium=footer_comment&utm_campaign=free_plugin

ذخیره سازی صفحه با استفاده از Disk: Enhanced (Requested URI contains query) 

Served from: faradandish.com @ 1405-04-03 07:58:35 by W3 Total Cache
-->