تشخیص و کنترل سرریز یا Overflow در FPGA

“کری و سرریز دو مفهوم کاملا مستقل و متفاوت هستند.”

آیا این جمله برای شما بدیهی است یا مانند بسیاری از افرادی که در زمینه پیاده‌سازی دیجیتال فعالیت می‌کنند، شما هم به اشتباه این دو مفهوم را یکی فرض می‌کنید؟

در این برنامه ویدئویی، درباره مفهوم کری و سرریز به طور کامل توضیح می‌دهم و روش ساده‌ای را برای تشخیص هر کدام و کنترل سرریز معرفی می‌کنم.

در پیاده‌سازی محاسبات ریاضی، وقوع سرریز یا overflow معمول است. اما سرریزها باید توسط طراح مدار دیجیتال اولا تشخیص داده شوند و ثانیا به طریق مناسبی کنترل شوند.

دو روش عمده برای کنترل سرریز در پیاده‌سازی دیجیتال، روش wrapping و روش اشباع یا saturation است. در این برنامه، به جز معرفی کامل این دو روش، کدهای نمونه‌ای را هم به زبان VHDL برای تشخیص و اشباع سیگنالی که دچار سرریز می‌شود معرفی می‌کنم.

اگر در حوزه پیاده‌سازی الگوریتم‌های پردازش سیگنال با FPGA فعالیت می‌کنید یا علاقه دارید تا وارد این حوزه بسیار جذاب و پرکاربرد شوید، پیشنهاد می‌کنم حتما این برنامه را مشاهده کنید و روش‌های تشخیص و کنترل سرریز را به طور مناسب در پیاده‌سازی‌هایتان به کار ببرید.

این برنامه ویدئویی، بخشی از دوره جدید پردازش سیگنال با FPGA است که برای اولین بار در آموزشگاه فراد اندیش برگزار کرده‌ام. در این دوره، با یک روش استاندارد ۷-مرحله‌ای برای پیاده‌سازی انواع الگوریتم‌های پردازشی با FPGA آشنا می‌شوید.

لینک دانلود (زمان: ۱۳ دقیقه — ۲۳ مگابایت)

آیا برنامه ویدئویی تشخیص و کنترل سرریز در FPGA برای شما مفید بود؟

لطفا نظرتان را در مورد این برنامه در پایین همین پست با دیگران به اشتراک بگذارید. همچنین با فشردن هر کدام از دکمه‌های زیر و اشتراک‌گذاری این مطلب در شبکه‌های اجتماعی می‌توانید افراد بیشتری را در یادگیری این مطالب سهیم کنید.